300 veces más rápida y sin coste energético adicional: la memoria asociativa supera a las redes de Hopfield

Investigadores crearon una memoria asociativa multicapa basada en memristores, que almacena más patrones a medida que la red crece, más rápido que el modelo clásico de Hopfield. Un chip experimental recuperó datos dañados con una latencia hasta un 99,7% menor y una eficiencia energética hasta 8,8 veces superior en comparación con la actualización secuencial de las neuronas; es decir, en algunos modos ofrecía resultados aproximadamente 300 veces más rápidos con menor consumo de energía.

La memoria asociativa se diferencia de la memoria de ordenador convencional por la forma de buscar la información. En lugar de necesitar una dirección exacta, le basta con una parte del contenido: por ejemplo, el sistema puede recibir una imagen dañada y reconstruir la versión original. De forma similar, una persona reconoce una melodía conocida por unas pocas notas o un rostro por rasgos aislados.

Una de las realizaciones clásicas de este enfoque fueron las redes de Hopfield. En ellas, los patrones almacenados corresponden a estados estables de la red, y una señal incompleta o distorsionada lleva gradualmente al sistema al patrón guardado más cercano. El esquema clásico tiene una limitación importante: con aprendizaje hebbiano se almacenan de forma fiable aproximadamente 0,14 patrones por neurona. Tras superar ese umbral, los recuerdos empiezan a interferir entre sí y la red con mayor frecuencia llega a estados incorrectos.

Los autores del nuevo desarrollo combinaron matrices de memristores con un algoritmo de entrenamiento que tiene en cuenta de antemano las características físicas del chip concreto. Antes del entrenamiento, el sistema mide el estado de los elementos de memoria, identifica los memristores defectuosos y ajusta los pesos restantes para compensar los defectos. Este enfoque difiere de métodos anteriores, en los que los parámetros calculados en el programa se aplicaban tal cual al hardware real y las desviaciones inevitables empeoraban el resultado.

En las pruebas se utilizaron matrices integradas de 64 × 64. Los memristores almacenan valores y participan simultáneamente en los cálculos, por lo que no es necesario mover constantemente los datos entre bloques de memoria separados y el procesador. La matriz realiza múltiples operaciones sobre las señales a la vez, aprovechando las corrientes eléctricas y la conductividad de los propios elementos.

Para comprobarlo, los investigadores almacenaron imágenes de dígitos manuscritos, luego modificaron deliberadamente parte de los píxeles y pidieron al sistema que restaurara el original. La mayoría de los errores desaparecía ya en dos o tres pasos, y tras cinco iteraciones las imágenes recuperadas coincidían prácticamente con las muestras almacenadas. La capacidad se definió de forma bastante estricta: un recuerdo se consideraba restaurado con éxito solo si la similitud era al menos 0,99 tras introducir errores en los datos de entrada.

El aprendizaje adaptado al hardware aumentó la capacidad aproximadamente el doble en comparación con uno de los métodos previos más eficaces. En el caso especialmente severo en el que la mitad de los memristores estaba defectuosa, la ventaja alcanzó hasta tres veces. El sistema mantenía su funcionamiento con una proporción de elementos defectuosos de hasta el 50%, mientras que el método comparativo empezaba a degradarse notablemente alrededor del 35%.

El cambio principal surgió al pasar de una sola capa a una estructura multicapa. En la red clásica, el número de estados disponibles está estrechamente ligado al número de neuronas de entrada, por lo que aumentar la memoria normalmente requiere un crecimiento proporcional del hardware. En la nueva arquitectura, la capa oculta permite redistribuir la información entre las conexiones de forma mucho más eficiente.

En conjuntos de datos estructurados la capacidad para patrones binarios creció aproximadamente como N^1,49, donde N representa el número de neuronas de entrada. Para datos con valores continuos la cifra alcanzó N^1,74. El sistema monocapa clásico en los mismos experimentos mostró una dependencia casi lineal de aproximadamente N^1,06. Los autores denominan a este régimen crecimiento supralineal de la capacidad.

El esquema multicapa también requirió hasta un 95% menos de memristores para almacenar un número dado de patrones en uno de los conjuntos probados. La razón no es la aparición de memoria física adicional, sino una distribución más eficiente de la información entre las capas y el entrenamiento de los pesos teniendo en cuenta las capacidades de los elementos concretos.

Los investigadores lograron la aceleración en la recuperación de datos gracias a la actualización simultánea de todas las neuronas. Las redes de Hopfield tradicionales suelen cambiar los estados de forma secuencial, paso a paso, mientras que la matriz de memristores puede procesar muchas conexiones en paralelo. Para patrones de 64 dimensiones, ese modo redujo la latencia en un 99,7% y aumentó la eficiencia energética hasta 8,8 veces en comparaciones aisladas.

No obstante, el nuevo sistema no elimina las limitaciones matemáticas de todas las variantes de las redes de Hopfield. El crecimiento supralineal lo obtuvieron los investigadores de forma experimental en ciertos datos estructurados y en una arquitectura multicapa concreta, por lo que trasladar el resultado a tareas arbitrarias requerirá comprobaciones adicionales. El chip también continúa siendo un sistema mixto analógico-digital: la conversión de señales entre ambas representaciones aún genera pérdidas apreciables de tiempo y energía.

Si esas limitaciones se consiguen reducir, la memoria asociativa basada en memristores podría ser útil para dispositivos que necesiten restaurar y reconocer datos rápidamente sin recurrir constantemente a grandes centros de cálculo. Entre las posibles aplicaciones los autores mencionan sensores, electrónica vestible y otros sistemas de baja potencia en los que son importantes simultáneamente la velocidad, la robustez frente a defectos de hardware y el bajo consumo energético.